欧洲mv亚洲mv永久入口免费,天天干天天日天天碰,精品入口,午夜福利视频,国产无码成人免费,欧美日韩人人干,日本无卡高清视频,99日日夜夜免费精品,欧美一区二区三区久久综合,精品视频77777,国产人伦视频乱码一区二区三区,天天狠狠干,中文字幕亚洲一区二区三区,91久久精品国产,日韩综合精品第18页,中文字幕无码日韩专区免费

好獵頭網(wǎng)-中高級(jí)人才獵頭網(wǎng)站!服務(wù)熱線:400-1801-668 好獵頭   |   登錄 注冊(cè)
首頁(yè)   >  

人才求職

 關(guān)鍵詞
所屬行業(yè)
請(qǐng)選擇所屬行業(yè)
職位類別
請(qǐng)選擇職位類別
工作地區(qū)
請(qǐng)選擇工作地區(qū)
學(xué)歷要求
工作經(jīng)驗(yàn)
共為您找到 職位
  • FPGA開發(fā)工程師

    12-25萬(wàn) | 天津市 | 本科 | 1-3年

    發(fā)布于:2023-11-30 | 投遞后:10天內(nèi)反饋

    FPGA開發(fā)工程師職位要求: 1、本科及以上學(xué)歷,2年以上相關(guān)工作經(jīng)驗(yàn); 2、熟練掌握Verilog/VHDL語(yǔ)言編程、驗(yàn)證工具和方法,編寫testbench進(jìn)行模塊及系統(tǒng)級(jí)驗(yàn)證; 3、有ASIC或FPGA設(shè)計(jì)開發(fā)經(jīng)驗(yàn),熟悉ASIC&FPGA設(shè)計(jì)方法、設(shè)計(jì)流程和設(shè)...
  • FPGA設(shè)計(jì)工程師

    10-12萬(wàn) | 天津-河西區(qū) | 碩士 | 1-3年

    發(fā)布于:2023-11-29 | 投遞后:10天內(nèi)反饋

    FPGA設(shè)計(jì)工程師崗位描述及其他說(shuō)明:主要從事通信基帶設(shè)計(jì)工作,懂跳頻擴(kuò)頻,數(shù)字調(diào)制解調(diào),編解碼及及基帶其他抗干擾技術(shù),熟悉DSP應(yīng)用,有實(shí)際設(shè)計(jì)經(jīng)驗(yàn)。 技能要求:FPGA設(shè)計(jì),熟悉通信基帶設(shè)計(jì)。
  • FPGA設(shè)計(jì)工程師(001...

    7-10萬(wàn) | 天津市 | 本科 | 1年以下

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    崗位職責(zé):1、負(fù)責(zé)公司產(chǎn)品中FPGA軟件的設(shè)計(jì)、調(diào)試及升級(jí); 2、編制FPGA設(shè)計(jì)文檔; 3、配合軟件、硬件工程師進(jìn)行設(shè)備整機(jī)調(diào)試。任職要求:1、大學(xué)本科及以上學(xué)歷,電子、計(jì)算機(jī)相關(guān)專業(yè); ...
  • 嵌入式軟件工程師(FPGA...

    10-24萬(wàn) | 深圳市 | 本科 | 1-3年

    發(fā)布于:2023-11-28 | 投遞后:10天內(nèi)反饋

    職位職責(zé):1、負(fù)責(zé)智能產(chǎn)品嵌入式部分FPGA軟件設(shè)計(jì);2、嵌入式系統(tǒng)軟件的方案設(shè)計(jì)及方案驗(yàn)證;3、程序流程規(guī)劃與實(shí)施;4、程序驗(yàn)證;5、程序開發(fā)文檔編寫;任職要求:1、本科及以上學(xué)歷,電子類相關(guān)專業(yè),3年以上相關(guān)嵌入式系統(tǒng)軟件設(shè)計(jì)經(jīng)驗(yàn);2、熟練掌握并運(yùn)用C語(yǔ)言、Veri...
  • fpga工程師

    18-36萬(wàn) | 北京市 | 本科 | 1-3年

    發(fā)布于:2023-11-27 | 投遞后:10天內(nèi)反饋

    3年以上候選人,設(shè)計(jì)崗要求有radio經(jīng)驗(yàn);驗(yàn)證崗要求有systemverilog經(jīng)驗(yàn),UVM用過(guò)了解即可。2年以內(nèi)候選人(應(yīng)屆生也可以),懂FPGA即可,學(xué)歷要求碩士或者211/985以上。1. FPGA design Consultant Radio design ...
  • FPGA算法工程師

    8-16萬(wàn) | 天津市 | 本科 | 1年以下

    發(fā)布于:2023-11-27 | 投遞后:10天內(nèi)反饋

    崗位職責(zé): 負(fù)責(zé)FPGA需求分解、設(shè)計(jì)、驗(yàn)證;負(fù)責(zé)項(xiàng)目集成、聯(lián)調(diào)工作;Verilog/VHDL代碼編寫、仿真、時(shí)序約束/分析;我們希望您符合以下描述: 985、211院校,本科以上,碩士?jī)?yōu)先; 精通FPGA開發(fā)流程,熟練使用FPGA開發(fā)工具,有F...
  • FPGA工程師

    12-24萬(wàn) | 成都市 | 本科 | 1-3年

    發(fā)布于:2023-11-27 | 投遞后:10天內(nèi)反饋

    Responsibility:? Responsible for FPGA logic design in radio base station hardware development project? Carry out solution analysis & de...